IBM 雙架構主機晶片問世:同一核心原生執行 Arm 與 z/Architecture
在 Hot Chips 2026,IBM 發表首款雙架構主機處理器:2nm 製程、11 核心、時脈超過 5.7 GHz,每個核心都能原生執行 IBM Z 與 Arm AArch64 指令,並搭配內建 96GB HBM3e 的第二代 AI 推論加速器。
在今年的史丹佛 Hot Chips 研討會上,IBM 發表了業界近三十年來未見的產品:一款進入量產規劃的雙 ISA(指令集架構)處理器。這顆下一代 IBM Z 與 LinuxONE 主機晶片的設計,是讓每一個核心都能原生執行 z/Architecture 與 Arm AArch64 兩種指令——不是透過二進位轉譯,也不是把 Arm 核心和 Z 核心封進同一顆晶片,而是在同一個亂序執行核心內,以奈秒級的速度在兩種 ISA 之間切換。
這是 2026 年 4 月成立的 IBM–Arm 合作案的第一個處理器里程碑,就工程角度而言,這是一個怪到令人敬佩的設計。上一次業界認真嘗試雙 ISA 晶片,是 IBM 自己在 1990 年代中期的 PowerPC 615——可執行 PowerPC 與 x86 指令,最後商業上徹底失敗。三十年後,IBM 捲土重來,而這次的賭注是大型主機本身。
IBM 究竟發表了什麼
根據 IBM 官方新聞稿與 Hot Chips 現場簡報,核心規格如下:
- 2nm 製程,11 個高效能核心,時脈超過 5.7 GHz
- 每個核心同時原生實作 z/Architecture 與 AArch64——採用小端序(little-endian)的 Arm 實作搭配大端序(big-endian)的 z/Architecture,支援 AArch64 v9.3,包含 SVE 與 SVE2
- 實作了 2,792 條 AArch64 指令——超過 Z 指令集的兩倍以上,IBM 簡報者還因此虧了 RISC 裡那個 “R”(Reduced,精簡)一字
- 保留 Z 血統的巨大快取架構:每核心 36MB 私有 L2,組成 432MB 虛擬 L3 與 3.5GB 虛擬 L4
- 內建專屬 DPU 處理 I/O 加速,另有 AI、壓縮、密碼學與排序等專用電路區塊
- AI 推論加速器,鎖定交易進行中的詐欺偵測
- SMT=2 設計;系統層級可擴充至數百核心與數十 TB 記憶體
關鍵在於 IBM 宣稱符合 Arm SystemReady 認證——這意味現成的 Arm 軟體看到的是一個標準的原生 Arm 平台,Arm 版 Linux 發行版無需修改即可執行。IBM 也揭露了既有 Z 核心如何「擴充」而非「重造」:解碼器由 Arm 的 XML 架構描述自動生成、派發與發射級重用暫存器重新命名的 GR16–31 範圍,甚至連記憶體複製清空這類經典 CISC 機制都為 Arm 程式碼路徑所重用。
Z 平台的可靠性設計原封不動地延續——99.999999% 可用性目標、涵蓋陣列與資料通路的錯誤檢查、暫態錯誤的透明復原、持久性錯誤的核心備援(core sparing)、線上維修,以及 RAIM 記憶體保護。這正是這顆晶片與一般伺服器晶片的最大差異:它繼承了六十年的大型主機工程,同時向 Arm 生態系開了一扇門。
同場加映的 AI 加速器
IBM 同時發表了針對大型企業推論工作負載的第二代片上 AI 推論加速器。這顆晶片有 16 個作用中 AI 核心外加 1 個備援核心——容錯式的 AI 矽晶片,非常主機哲學——支援 FP4 與 MXFP4 資料型別,TOPS 提升最多 4 倍。它搭載 96GB HBM3e,頻寬約 4TB/s,是現有世代的約 20 倍,並透過 PCIe Gen6 作為低延遲點對點介面。安全方面涵蓋機密運算——資料與模型在靜態、傳輸與使用中皆受保護——並包含抗量子密碼學。
這樣的搭配並非偶然:交易進行中的 AI——支付系統上的詐欺偵測、交易內的風險評分——正是大型主機仍握有話語權的工作負載,而這類負載對推論運算的需求,早已不是單靠 CPU 可以滿足。
為什麼重要
IBM 表示,全球約 70% 的交易量仍在 Z 主機上運行,集中在銀行、支付、保險、電信與政府——這些受管制的產業,可用性是以「每世紀停機幾秒鐘」來衡量的。但產業的軟體重心早已轉移:超過 2,200 萬名開發者的 Arm 生態系,是雲原生與 AI 軟體最先落地之處,從 Kubernetes operator 到推論堆疊皆是。
在此之前,Z 用戶面臨的是一個兩難:要嘛把關鍵交易系統留在 z/OS 上,眼睜睜看現代軟體生態漂向遠方;要嘛把工作負載遷移到 x86 或 Arm 雲端,放棄主機的可靠性、加密與稽核能力。雙 ISA 晶片直接拆掉了這個取捨:企業可以在同一套邏輯分割區中,讓 Arm 原生 Linux 環境與 z/OS、Linux on IBM Z 同時運行,透過 Linux KVM 與 OpenShift Virtualization 編排,而 Z 的加速器(密碼學、GZIP 壓縮、AI 單元)以標準平台裝置的形式暴露給 Arm Linux,延遲與原生 Z 指令相當。
對 Arm 而言,這一仗同樣漂亮。「隨著 AI 規模化,運算版圖正在向 Arm 靠攏,」Arm 雲端與 AI 事業群執行副總裁 Mohamed Awad 表示。讓原生 Arm 執行進駐最關鍵的企業平台,等於把 Arm 的動能從手機與雲端伺服器,一路延伸到它從未觸及的疆域。
更大的圖像
這項發表落在以代理人運算(agentic computing)為主題的 Hot Chips 年度盛會中——Intel 的 Diamond Rapids、Nvidia 的 Vera Rubin、Meta 內建封裝網路的 MTIA 300,以及 AMD、Google、Microsoft 的加速器藍圖,所有主要玩家都收斂到同一個結論:下一世代的 AI 基礎設施,需要運算、記憶體、互連與軟體的協同設計。
IBM 的回答顯得逆向卻自成一理。它不追逐 GPU 規模的訓練市場,而是死守交易處理的堡壘,並把整個 Arm 軟體宇宙掛載上去——賭的是受管制企業會希望 AI 與雲原生工作負載在系統紀錄(system of record)旁邊、在主機級可靠性之下運行,而不是放到另一朵雲裡。考量那套巨大的快取階層,這顆雙 ISA 核心甚至可能成為當今最快的 Arm 核心——當然,這要等獨立跑分出爐才能證實。
但保留態度也是必要的:IBM 自己的新聞稿明言這些設計「僅代表目標與宗旨」,實際矽晶片要等到未來的 Z 世代才會問世,而 PowerPC 615 的前車之鑑也提醒我們,雙 ISA 晶片曾經失敗過。不過就方向宣示而言,這是今年最大膽的架構動作之一——大型主機拒絕成為博物館藏品,反而想成為那台什麼都能跑的機器。
資料來源
本文主要依據 IBM 官方新聞稿、ServeTheHome 的現場簡報紀錄,以及 VentureBeat、WCCFTech、HPCwire 的報導——完整連結見本篇文章 sources 清單。
Sources
- [1] https://newsroom.ibm.com/2026-08-24-IBM-Unveils-Next-Generation-Dual-Architecture-Processor-for-IBM-Z-and-LinuxONE,1
- [2] https://www.servethehome.com/ibm-z-and-linuxone-dual-isa-processor-and-ai-acceleration-at-hot-chips-2026/
- [3] https://venturebeat.com/infrastructure/ibms-next-gen-mainframe-chip-is-the-first-to-run-arm-and-z-workloads-on-the-same-cores
- [4] https://wccftech.com/ibm-worlds-first-dual-architecture-processor-dual-isa-core-natively-executes-z-arm-software/
- [5] https://www.hpcwire.com/off-the-wire/ibm-unveils-next-gen-dual-architecture-processor-for-ibm-z-and-linuxone/